با توجه به بزرگ شدن اندازه مدارها، روش‌های تولید خودکار الگوی آزمون برای تراشههای بسیار مجتمع امروزی، کارآیی خود را از دو منظر درصد شناسایی اشکال (پوشش اشکال) و سرعت اجرا از دست دادهاند. دستهای از این روش‌ها، الگوریتم‌های تولید الگوی آزمون مبتنی بر رویکرد ارضاپذیری بولی هستند که در آنها، تابع منطقی مدار ابتدا به تعدادی ماکسترم تبدیل شده و سپس عبارت بولی به‌دست آمده اصطلاحاً حل شده و بردارهای آزمون به‌دست میآیند. این الگوریتمها پوشش اشکال بالایی از خود نشان می‌دهند اما زمان اجرای زیاد آنها باعث شده تا اقبال کمتری به این دسته از الگوریتمها وجود داشته باشد. در این مقاله، با بهره‌گیری از محاسبات موازی، سرعت اجرای یک الگوریتم تولید الگوری آزمون برای مدارهای دیجیتال مبتنی بر ارضاپذیری بولی بهبود داده شده است. به این منظور، بخشی از فرآیند تولید الگوی آزمون به‌صورت موازی و بر روی پردازنده گرافیکی (با استفاده از کتابخانه کودا) انجام می‌شود. نتایج به‌دست آمده نشان می‌دهد روش پیشنهادی به میزان بیش از 4 برابر سریع‌تر از زمانی است که بر روی یک پردازنده چندهسته‌ای اجرا می‌شود و به‌طور میانگین بیش از 9 برابر سریع‌تر از الگوریتم پیشنهادی در [8] است که سعی نموده زمان اجرای الگوریتم‌های مبتنی بر ارضاپذیری بولی را بهبود دهند.