

## بررسی مدل‌های سالمندی کارا برای یافتن الگوریتم‌های مسیریابی شامل اتصال در مسیریاب‌های شبکه روی تراشه

زهره شیرمحمدی\*

استادیار، دانشکده مهندسی کامپیوتر، دانشگاه تربیت دبیر شهید رجایی  
پست الکترونیکی: shirmohammadi@sru.ac.ir

نظام رهبانی

استادیار، مرکز تحقیقات فیزیکی نظری  
پست الکترونیکی: rohbani@ipm.ir

مجتبی فرمانی

دانشجو، دانشکده مهندسی کامپیوتر، دانشگاه تربیت دبیر شهید رجایی  
پست الکترونیکی: farmani@sru.ac.ir

### چکیده

سالمندی کارآمد برای یافتن الگوریتم‌های مسیریابی شامل اتصال در مسیریاب‌های شبکه روی تراشه بررسی شده است. سپس جهت بررسی میزان سالمندی هر یک از اجزای شبکه، شبیه‌سازی‌های مبتنی بر شبیه‌ساز بوکسیم انجام شد. نتایج شبیه‌سازی‌ها حاکی از آن بود که برای یک شبکه توری  $6 \times 6$  در هر دو حالت ارسال و دریافت فلیت، ناحیه داغ در مربع درونی  $4 \times 4$  شبکه واقع می‌شود. این ناحیه، در برگرنده مسیریاب‌ها و پیوندها با بیشترین نرخ ارسال و دریافت و به عبارتی مستعدترین نسبت به خطای سالمندی است. بررسی و مقایسه شبیه‌سازی‌ها در حالات مختلف به ازای الگوهای ترافیکی مختلفی مانند الگوی Transpose، Uniform و Shuffle و همچنین به ازای الگوی ترافیک واقعی SPARSE نشان می‌دهد در مسیریابی XY، مدل بررسی شده توزیع یکنواخت‌تری نسبت به سایر روش‌ها دارد و نقاط داغ آن کاهش یافته است. واژه‌های کلیدی: شبکه‌های روی تراشه، تحمل‌پذیری اشکال، مسیریابی، سالمندی.

قابلیت اطمینان در مسیریاب‌های شبکه روی تراشه به‌طور جدی با سالمندی مواجه هستند و یک نقطه خرابی محسوب می‌شوند. لذا ارائه راهکارهایی برای تحمل‌پذیری اشکال در آن‌ها از اهمیت بالایی برخوردار است. بازپیکربندی شبکه و مسیریابی تحمل‌پذیری اشکال، از جمله راهکارهای نوین برای حل این مشکل هستند. برای ارائه این مسیریابی‌ها، باید به مدل اشکالی که الگوریتم مسیریابی را ساده‌تر می‌کند توجه کرد. چالش اصلی برای طراحی الگوریتم‌های مسیریابی آگاه از سالمندی، ارائه مدل‌های سالمندی کارآمد برای یافتن الگوریتم‌های مسیریابی شامل اتصال در شبکه است. از سوی دیگر، داشتن دانش مرتبط با میزان سالمندی هر یک از اجزای شبکه، گام موثری در ارائه مدل سالمندی کارآمد است. در این مقاله، در راستای طراحی مدل‌های سالمندی و الگوریتم‌های مسیریابی آگاه از سالمندی کارآمد، مدل‌های

روش‌های تحمل‌پذیر اشکال در برابر سالمندی، نیازمند بررسی و طراحی مدل‌های سالمندی دقیق و همچنین میزان مستعد بودن هر یک از اجزای شبکه روی تراشه به سالمندی است. به عبارت دیگر، طراحان در طراحی‌های خود بایستی عوامل دخیل در میزان سالمندی هر یک از اجزا را در نظر بگیرند تا با صرف هزینه‌های کمتر به قابلیت اطمینان بیشتری دست یابند.

در این مقاله، مدل‌های سالمندی کارآمد برای یافتن الگوریتم‌های مسیریابی شامل اتصال در مسیریاب‌های شبکه روی تراشه بررسی شده است و سپس جهت بررسی میزان سالمندی هر یک از اجزای شبکه، بر روی شبیه‌سازی‌های مبتنی بر شبیه‌ساز بوکسیم انجام می‌شود. در ادامه مقاله به صورت زیر سازماندهی می‌شود: در بخش دو، با توجه به بستگی شدت سالمندی به معماری سخت‌افزار، به بررسی ساختار این شبکه می‌پردازیم. در بخش سوم، به معرفی سالمندی می‌پردازیم و عوامل دخیل در آن‌ها را بررسی می‌کنیم. در بخش چهارم، به بیان کارهای پیشین مرتبط در زمینه مسیریابی‌های تحمل‌پذیر اشکال آگاه از سالمندی کارآمد و معماری مسیریاب‌های تحمل‌پذیر اشکال می‌پردازیم. سپس در بخش پنجم ایده پیشنهادی را معرفی می‌کنیم. در بخش ششم نیز ارزیابی‌های انجام شده مورد بررسی قرار خواهد گرفت و نتیجه به دست آمده نیز در بخش هفتم بررسی خواهد شد.


## ۲- معماری شبکه روی تراشه

شبکه‌های روی تراشه به عنوان جایگزینی برای گذرگاه‌های سنتی ارائه شده‌اند که از مقیاس‌پذیری بهتر، برون‌دهی بیشتر و مصرف توان کمتر برخوردارند. از طرف دیگر، قرار دادن تعداد انبوهی از هسته‌ها در سطح یک تراشه بهینه نیست، زیرا باعث طولانی‌تر شدن مسیرهای میان‌ارتباطی می‌شود. در این راستا، با ظهور فناوری‌های مجتمع‌سازی سه‌بعدی، پژوهشگران به طراحی شبکه‌های روی تراشه سه‌بعدی روی آورده‌اند. در

با کاهش پیوسته اندازه فناوری ساخت ترانزیستورها، پژوهشگران و طراحان به پردازنده‌های چند هسته‌ای روی تراشه روی آورده‌اند. انگیزه اصلی ساخت این تراشه‌ها، بهره‌گیری از کاهش اندازه پیوسته ترانزیستورها در راستای طراحی ساده و کم‌توان است. شبکه میان‌ارتباطی روی این تراشه‌ها که به شبکه روی تراشه، شناخته می‌شود [۱ و ۲]. شبکه‌های روی تراشه برای برقراری ارتباط میان هسته‌های پردازشی یک تراشه به عنوان راه‌حلی کارآمد و جایگزینی مناسب برای گذرگاه‌های سنتی ارائه شده‌اند. در این شبکه‌ها، مبادله همروند داده‌ها با برون‌دهی بالا و مصرف توان کمتر صورت می‌پذیرد.

شبکه‌های روی تراشه مجموعه‌ای از هسته‌های پردازشی را از طریق شبکه میان‌ارتباطی مبتنی بر مسیریاب به عنوان جایگزین ارتباطات مبتنی بر گذرگاه در تراشه‌های بسا هسته‌ای متصل می‌سازند. علاوه بر این‌ها، شبکه‌های روی تراشه از پهنای باند و مقیاس‌پذیری بالایی برخوردارند و امکان مبادله همروند داده‌ها را نیز فراهم می‌کنند [۱ و ۳].

عدم قابلیت اطمینان سیلیکون و همچنین سالمندی ترانزیستورهای شبکه روی تراشه، از مهم‌ترین چالش‌های طراحی تحمل‌پذیر اشکال این شبکه‌ها می‌باشند. یکی از اشکالاتی که قابلیت اطمینان را در شبکه‌های روی تراشه با مشکل جدی مواجه می‌کند، سالمندی است. HCl و NBTI، دو دلیل عمده سالمندی هستند که کارایی و قابلیت اطمینان شبکه‌های روی تراشه را به شدت تحت تاثیر قرار می‌دهند. با وجود کارآمد بودن این معماری‌ها، افزایش نرخ سالمندی ترانزیستورها موجب تک-نقطه خرابی بودن مسیریاب‌ها در شبکه روی تراشه می‌شود و طراحان را به سمت طراحی روش‌های تحمل‌پذیر اشکال سوق می‌دهد. عمده این روش‌ها در دو دسته مسیریابی‌های تحمل‌پذیر اشکال آگاه از سالمندی کارآمد و معماری مسیریاب‌های تحمل‌پذیر اشکال، دسته‌بندی می‌شوند. با این وجود، ارائه



شکل ۱: نمودار بلوکی مسیریاب در شبکه روی تراشه [۲]

این فناوری‌ها، چندین لایه تراشه روی هم قرار می‌گیرد و شبکه‌های میان‌ارتباطی، هر یک از طریق رابط‌های میان‌سیلیکونی به هم مرتبط می‌شوند. در ساخت این تراشه‌ها، چگالی بسته‌بندی افزایش یافته و توان مصرفی نیز به خاطر کاهش طول سیم‌ها، کاهش می‌یابد [۴]. برای غلبه بر این مشکلات، معماری ترکیبی شبکه میان‌ارتباطی این تراشه‌ها، متشکل از شبکه روی تراشه و گذرگاه ارائه شده است. در این شبکه، به جای رابط میان‌سیلیکونی، از گذرگاه برای برقراری ارتباط میان شبکه‌های میان‌ارتباطی روی تراشه‌های سطوح گوناگون استفاده می‌کنند. مزیت این معماری این است که طول سیم‌های مسیره‌های بین لایه‌های مختلف کوتاه، تقریباً ۲۰ میکرومتر است. از آن جا که طول سیم‌های میان‌لایه‌ای کوتاه است بنابراین طول کل گذرگاه نیز کوتاه بوده و برابر با  $(1-n) \times 20$  است که  $n$  تعداد لایه‌ها می‌باشد [۴].

در شکل (۱)، نمودار بلوکی مسیریاب شبکه روی تراشه مجهز به کانال مجازی قرار دارد. بلوک‌های سازنده اصلی این مسیریاب عبارتند از:

• کانال‌های ورودی

- کراس‌بار (مجموعه‌ای از سوئیچ‌ها)
  - واحد کنترل متشکل از اختصاص‌گره‌های سوئیچ و کانال مجازی
  - واحد محاسبه مسیر<sup>۱</sup>
- جزء اصلی شبکه روی تراشه، مسیریاب است. مسیریاب‌ها از طریق سیم‌هایی که پیوند نامیده می‌شوند با هم در یک همبندی خاص در ارتباط هستند. پیوندها معمولاً دو طرفه فرض می‌شوند. اگر معماری شبکه روی تراشه، به صورت توری دوبعدی باشد (که معمول‌ترین همبندی است)، پنج درگاه ورودی در هر مسیریاب برای برقراری ارتباط با مسیریاب‌های همسایه و همچنین هسته پردازشی متناظر وجود دارد. در هر درگاه ورودی، ۴ کانال مجازی وجود دارد که در هر کدام یک میانگیر برای ذخیره‌سازی فلیت وارد شده به کانال موجود است.

واحد محاسبه مسیر، فلیت‌های وارد شده به یک کانال را بررسی می‌کند و جهت خروجی آن‌ها را تعیین می‌کند. عملیات محاسبه مسیر (یا همان تعیین جهت خروجی) برای فلیت سرآیند<sup>۲</sup> هر بسته اجرا می‌شود. به بیان دیگر، فلیت‌های بدنه<sup>۳</sup> و فلیت انتهایی<sup>۴</sup> نیازی به اجرای این مرحله ندارند. پس از معین شدن جهت خروجی، اختصاص‌گر کانال مجازی در مسیریاب مقصد<sup>۵</sup>، یک کانال را به فلیت سرآیند (اولین فلیت هر بسته) اختصاص می‌دهد. نکته قابل توجه آن است که فلیت‌های بدنه و انتهایی یک بسته وارد مرحله اختصاص کانال مجازی نمی‌شوند، در حالی که برای ورود به مسیریاب مقصد، هر فلیت به صورت جداگانه وارد مرحله اختصاص سوئیچ می‌شود. هر فلیت پس از در اختیار گرفتن یک سوئیچ، وارد مرحله گذر از سوئیچ می‌شود و یکی از مسیره‌های کراس‌بار را طی می‌کند [۲ و ۵].

در شبکه میان‌ارتباطی سه‌بعدی نسبت به شبکه‌های میان‌ارتباطی نرمال، مسیریاب‌ها به جای ۷ درگاه به ۶ درگاه

1- Routing computation  
2- header  
3- body  
4- tail

۵- این واژه معادل با Downstream در نظر گرفته شده است که الزاماً معنی مقصد را نمی‌دهد. منظور مسیریاب همسایه است که فلیت‌ها از مسیریاب فعلی در جهت محاسبه شده به آن می‌روند.

نیازمند هستند زیرا در هر ارتباط عمودی، برای رسیدن به مقصد فقط یک گام طی می‌شود. یکی از مشکلات این معماری آن است که هر بسته از دو میانگیر عبور می‌کند، میانگیر خروجی مبدا و میانگیر ورودی مقصد [۴].

### ۳- مدل‌های اشکال در شبکه‌های روی تراشه

لزوم تحمل‌پذیری اشکال در طراحی شبکه‌های روی تراشه، پژوهشگران را به سمت مدل‌های اشکال با ریزدانه‌های کوچک‌تر سوق داده است. این مدل‌ها که در سطح سیم و چرخش سیم مطرح می‌شوند، باعث سهولت در طراحی تحمل‌پذیر اشکال این شبکه‌ها شده‌اند. دو مدل کلی برای اشکال‌های سطح تراشه عبارتند از:

- **مدل خطای درشت‌دانه:** در این مدل، همه اشکال‌ها در داخل شبکه در سطح پیوند دو طرفه مدل می‌شوند.
- **مدل خطای ریزدانه:** در این مدل، همه اشکال‌ها در داخل شبکه در سطح پیوند یک طرفه مدل می‌شوند. ریزدانه‌های این مدل از مدل قبلی کوچک‌تر است. در مدل قبلی اگر یکی از پیوندها دچار اشکال شود، هر دو پیوند از مسیرها حذف می‌شوند [۶].

### ۳-۱- سالمندی در شبکه‌های روی تراشه

فناوری ریزمیکرون عمیق، بسیار مستعد سالمندی و کاهش شدید طول عمر مفید سیستم‌های موازی روی تراشه (از جمله پردازنده‌های چند هسته‌ای روی تراشه) می‌باشد. گزارش‌های اخیر حاکی از آن است که برای ثابت نگاه داشتن عمر طراحی‌های فعلی، به یک کاهش ۱۰ برابری در نرخ فرسودگی<sup>۶</sup> (بدون افزایش قابل توجه حاشیه‌های زمانی) نیاز است. فرسودگی، همه مولفه‌های یک طراحی را به‌طور مساوی تحت تاثیر قرار نمی‌دهد. فرسودگی هسته‌های پردازشی معمولاً به خاطر افزونگی سخت‌افزاری ذاتی، در ساختار تراشه‌های چند هسته‌ای خطرناک نیست. همچنین، با افزایش تعداد هسته‌های پردازشی،

6- coarse-grain  
7- fine-grain  
8- wear-out

بخش کوچک‌تری از برون‌دهی کل سیستم، وابسته به یک هسته خواهد بود و صرفاً از کارایی سیستم کاسته خواهد شد. بنابراین، خرابی ناشی از فرسودگی تعدادی از هسته‌ها الزاماً منجر به خرابی کل سیستم نخواهد شد. اما فرسودگی شبکه روی تراشه، می‌تواند به شدت زیان‌بار باشد. همچنین، فرسودگی اجزای شبکه روی تراشه، به شدت متاثر از استرس‌های کاری در بارهای کار واقعی است [۲].

دو استرس کاری در مدارات CMOS که نسبت به سایر استرس‌ها از اهمیت بالاتری برخوردارند، عبارت‌اند از HCI و NBTI. هر دو این استرس‌ها، باعث افزایش ولتاژ آستانه ترانزیستور و افزایش تاخیر سوئیچینگ و همچنین افزایش تاخیر مسیر بحرانی می‌شوند. اگر چه این استرس‌ها، اتصال کوتاه و یا مدار باز در مدار ایجاد نمی‌کنند، اما به مرور زمان می‌توانند محدوده‌های از پیش تعیین شده زمانی را نقض کنند. در ولتاژ آستانه و دمای برابر، اثر تنزلی HCI و NBTI به مدت زمانی که ترانزیستورها تحت استرس بوده‌اند بستگی دارد. این استرس‌ها، وابسته به داده و میزان استفاده از ترانزیستور می‌باشد و بر حسب ضریب فعالیت و دوره وظیفه (نسبت زمان صفر بودن ولتاژ دروازه ترانزیستور در یک دوره تناوب ساعت) آن بیان می‌شوند [۲]. در هر دو سازوکار سالمندی مذکور، بار الکتریکی نزدیک و یا درون اکسید دروازه به دام می‌افتد و به‌صورت تدریجی ولتاژ آستانه ترانزیستور را افزایش می‌دهد. این پدیده نیز به نوبه خودش تاخیر سوئیچینگ ترانزیستور را افزایش می‌دهد [۲].

### ۳-۲- اثر HCI

اثر HCI هنگامی رخ می‌دهد که حامل‌های بار، از سد پتانسیلی میان اکسید دروازه و سیلیکون عبور کرده و از کانال خارج شوند. بدین ترتیب، بخشی از این حامل‌ها، وارد نواحی ممنوعه (مثلاً اکسید دروازه) می‌شوند و در آنجا انباشته می‌شوند. به مرور زمان، این حامل‌های انباشته شده، باعث افزایش ولتاژ آستانه و کاهش جریان تخلیه‌ای

ترانزیستور می‌شوند. اثر HCl برخلاف سالمندی از نوع NBTI، غیر قابل بازیابی و وابسته به فعالیت سوئیچینگ مدار است. با کاهش روز افزون اندازه ترانزیستورها، ضخامت دی‌الکتریک دروازه کمتر شده و احتمال نازل کارایی سیستم ناشی از HCl افزایش خواهد یافت. بر اساس الگوهای مبادله داده در کاربردهای بساهسته‌ای، مشاهده می‌شود که بخش عمده‌ای از فعالیت‌های سوئیچینگ سطح گیت، محدود به بخش کوچکی از ساختار کراس‌بار می‌باشند [7].

### ۳-۳- تنزل کارایی ناشی از HCl

برنامه‌های موازی سنگین در کاربردهای بساهسته‌ای، شبکه میان‌ارتباطی سیستم را شدیداً مورد استفاده قرار می‌دهند. هسته‌های پردازشی از طریق بسته‌هایی که در شبکه‌روی تراشه مبادله می‌شوند با هم ارتباط برقرار می‌کنند. از آن جا که حجم سیم‌کشی و ارتباطات نسبت به گذرگاه، بیشتر شده است، پهنای باند کانال‌ها کاملاً مورد استفاده قرار نمی‌گیرد. از سوی دیگر بیشتر داده‌هایی که در شبکه مبادله می‌شوند، پهنای باند کوچکی نیاز دارند. بنابراین، ترانزیستورها در شبکه میان‌ارتباطی به صورت ناموزون تحریک می‌شوند و اثر HCl نیز به صورت ناهمگون در شبکه ظاهر خواهد شد. این مسئله رفته رفته، مشکل چولگی کلاک را نیز ایجاد می‌کند [7].

### ۳-۴- اثر NBTI

این پدیده باعث کاهش ولتاژ آستانه و همچنین کاهش جریان تخلیه‌ای به دلیل کاهش جنب و جوش حامل‌های بار می‌شود. مشابه NBTI، HCl نیز باعث خرابی سیستم نمی‌شود و فقط به مرور زمان پارامترهای ترانزیستور را تغییر می‌دهد و باعث کاهش سرعت مدار می‌شود. گزارش‌ها حاکی از آن است که کاهش مقیاس در فناوری ساخت ترانزیستور، باعث تشدید پدیده NBTI و همچنین تشدید افزایش ولتاژ آستانه می‌شود. همچنین، بر خلاف HCl، با دادن سازوکارهای سالمندی NBTI و مهاجرت الکترونی

نقش بسزایی در محدود ساختن طول عمر تراشه ایفا می‌کنند. از آن جا که کارایی شبکه روی تراشه، کارایی کل سیستم را محدود می‌کند، رسیدگی به مشکلات قابلیت اطمینان شبکه روی تراشه، برای تضمین قابلیت اطمینان و کارایی سیستم ضروری است. معماری مسیریاب در شبکه روی تراشه، از دو جزء اصلی پیوند و مسیریاب تشکیل شده است. یک مسیریاب هم از اجزاء منطقی ترکیبی و هم سلول‌های ذخیره‌سازی تشکیل شده است. به همین دلیل، اثر NBTI عمده‌ترین دلیل سالمندی در مسیریاب‌های شبکه است. از سوی دیگر، پیوندهای شبکه، توسط شبکه‌های میان‌ارتباطی از جنس مس، پیاده‌سازی شده‌اند. وجود مس نیز، به تشدید اثر مهاجرت الکترونی کمک کرده است [8].


### ۴- بررسی کارهای پیشین

شیوه‌های فعلی قابلیت اطمینان در شبکه‌های روی تراشه به دو دسته کلی حفاظت در برابر اشکال در طراحی منطقی مسیریاب و همچنین بازمسیریابی در اطراف سیم‌های دچار اشکال تقسیم‌بندی می‌شوند. اگر اشکال در مسیریاب را با اشکال در کلیه سیم‌های اطراف آن مدل کنیم، آن‌گاه می‌توان از شیوه بازمسیریابی برای ایجاد تحمل‌پذیری در مسیریاب نیز استفاده نمود [6].

### ۴-۱- باز پیکر بندی شبکه و مسیریابی تحمل‌پذیر

#### اشکال

از روش‌های ایجاد عملکرد صحیح شبکه‌های روی تراشه مبتنی بر سیلیکون‌های غیرمطمئن، می‌توان به فراهم کردن بازپیکر بندی مسیریابی برای پیش‌گیری و پوشش‌دادن اشکال در شبکه اشاره کرد. حالت مطلوب این است که بازپیکر بندی به صورت محلی و استفاده کمینه از منابع شبکه را پذیرا باشد. بیشتر روش‌های بازپیکر بندی امروز، عموماً دارای این ویژگی نیستند و برای مدیریت تعداد کمی از اشکال‌ها کارآمد می‌باشند. همچنین، تاخیر بازپیکر بندی مسیریابی نیز نسبتاً بالاست. اگر بازپیکر بندی توسط نرم‌افزار انجام پذیرد، این تاخیر به مراتب بیشتر



شکل ۲: دسترسی پذیری شبکه پس از اعمال روش‌های بازپیکربندی و تشخیص خطا [۱].

پردازشی سالم را نادیده می‌گیرد باعث کاهش اتصال شبکه و افت شدید ظرفیت پردازشی آن خواهد شد [۶ و ۹]. در کنار تحمل پذیری اشکال، مسئله بن‌بست‌ها در ارسال بسته‌ها در شبکه روی تراشه از اهمیت بالایی برخوردار است. بدین منظور، الگوریتم‌های مسیریابی گوناگونی ارائه شده‌اند که چرخش‌های خاصی را ممنوع می‌کنند [۹].

از سوی دیگر، بازپیکربندی شبکه جهت مسیریابی در حضور اشکال در شبکه روی تراشه، گاهی می‌تواند باعث از دست رفتن اتصال میان مسیریاب‌ها در شبکه شود. البته در بعضی موارد نیز حذف اتصال برای جلوگیری از رخداد بن‌بست در پیکربندی جدید ضروری است.

«اتصال» در یک شبکه روی تراشه در صورتی برقرار است که بین هر دو مسیریاب موجود در آن مبادله داده از طریق پیوندها (در هر یک از جهات) امکان پذیر باشد. شبکه‌ها از نظر ویژگی «اتصال‌پذیری» به سه دسته زیر تقسیم می‌شوند:

- **غیرمتصل:** یک شبکه غیرمتصل است اگر دو مسیریاب در آن موجود باشند که ترافیک از یکی از هیچ مسیری نتواند به دیگری منتقل شود.
- **متصل و عاری از بن‌بست:** این شبکه متصل ولی دارای یک وابستگی دوری است به طوری که بسته‌هایی را در این دور می‌افتند در خطر رویارویی با بن‌بست قرار می‌دهد و

خواهد بود. علاوه بر این‌ها، در بیشتر این روش‌ها، تا اتمام بازپیکربندی شبکه، عملکرد آن معلق خواهد شد. بسته‌های جاری در شبکه، متوقف می‌شوند و ممکن است به خاطر در تضاد بودن مسیرهای جدید با مسیرهای پیشین، در بن‌بست به دام بیفتند. چالش اصلی آن است که کلیه این روش‌ها، دسترسی‌پذیری شبکه را در هنگام بروز اشکال، با مشکل مواجه می‌سازند [۳].

همان‌طور که در شکل (۲) نشان داده شده است، با اعمال ترکیبی از روش تشخیص و بازپیکربندی اشکال در شبکه‌های روی تراشه، هنگامی که تعداد اشکال‌ها در شبکه به ۶۰ می‌رسد، تقریباً ۲/۳ گره‌ها غیرقابل دسترسی خواهند شد. بنابراین، برای تحمل‌پذیر ساختن تراشه‌های بساهسته‌ای در برابر بروز خطا در شبکه روی تراشه و در عین حال جلوگیری از افت شدید ظرفیت پردازشی تراشه، باید بازپیکربندی شبکه به گونه‌ای انجام شود که بیشترین استفاده از منابع شبکه صورت پذیرد تا به دنبال آن بیشترین اتصال در شبکه باقی بماند [۱].

با محبوبیت استفاده از همبندی‌های توری برای شبکه‌های دوبعدی، طراحی الگوریتم‌های مسیریابی تحمل‌پذیر اشکال که قادرند سیم‌ها و مسیریاب‌های خطادار را کنار بزنند، بسیار مورد توجه قرار گرفتند. علیرغم مطرح شدن مدل‌های اشکال با ریزدانگی کوچک در بخش سالمندی در شبکه‌های روی تراشه، بیشتر روش‌های فعلی برای بازمسیریابی از این مدل‌ها بهره‌ای نمی‌برند چرا که در اصل، پیاده‌سازی توزیع شده روش‌های برون‌تراشه هستند که در ابتدا برای مسیریابی در همبندی‌های نامنظم ارائه شده‌اند. روش‌های برون‌تراشه‌ای و معادل‌های روی تراشه‌ای آن‌ها، پیوندهای میان مسیریاب‌ها را دو طرفه فرض می‌کنند و یک اشکال در یکی از جهات پیوند، به‌عنوان اشکال در کل پیوند فرض می‌شود. این فرض، برای شبکه‌های برون‌تراشه که قابلیت جایگزینی مسیریاب خراب موجود است، کارآمد است ولی در شبکه‌های روی تراشه که منابع ثابتی وجود دارد، این روش که گره‌های

باعث انتظار بی‌نهایت آن‌ها برای خالی شدن میانگیرهای همسایه می‌شود. بنابراین، شرط کافی برای رهایی از بن‌بست، حذف همه این وابستگی‌های دوری در شبکه است. روش‌های معمولی که برای حذف این وابستگی‌ها به کار می‌روند، مبتنی بر غیرفعال کردن اتصالات مشخص میان پیوندها که «چرخش» نامیده می‌شوند، می‌باشند. با غیرفعال کردن این اتصالات است که یک یال از دورها حذف شده و در نتیجه وابستگی‌های دوری از بین می‌روند.

● غیرمتصل برای جلوگیری از بن‌بست: در این شبکه نیز مانند شبکه قبلی برای حذف خطر بن‌بست وابستگی‌های دوری حذف شده‌اند با این تفاوت که حذف آن‌ها باعث مجزا شدن دو مسیریاب از هم و در نتیجه از بین رفتن اتصال شبکه شده است [۱].

تک‌نقطه خرابی بودن مسیریاب‌ها در شبکه‌های روی تراشه، می‌تواند باعث عدم اتصال شبکه، کاهش تعداد هسته‌های پردازشی سالم و در نتیجه کاهش ظرفیت پردازشی تراشه شود. بیشتر روش‌های نوین تحمل‌پذیر اشکال در شبکه‌های روی تراشه، در حضور تعداد قابل توجهی اشکال در شبکه عملکرد خوبی ندارند و باعث ایزوله ماندن تعداد زیادی از هسته‌های پردازشی می‌شوند [۱].

#### ۴-۲- الگوریتم مسیریابی تحمل‌پذیر اشکال در دوبعد

لی و همکاران یک الگوریتم بازپیکربندی مسیریابی سریع در شرایط خطا برای شبکه‌های روی تراشه دو بعدی ارائه کرده‌اند که کمینه، توزیع‌شده، محلی و مستقل از نوع همبندی شبکه است. این الگوریتم، ۸۰٪ در تعداد مسیریاب‌هایی که تحت تاثیر یک رخداد بازپیکربندی قرار می‌گیرند (یعنی نمی‌توانند در مسیریابی شرکت کنند و از ظرفیت محاسباتی شبکه می‌کاهند) کاهش ایجاد می‌کند. علاوه بر آن، زمان مورد نیاز بازپیکربندی مسیریابی در شبکه را ۹۸٪ کاهش می‌دهد. این روش همچنین، بیشترین اتصال میان مسیریاب‌های شبکه را برقرار می‌سازد و عاری از بن‌بست است. این روش مسیریابی، بهبود یافته

روش مسیریابی قطعه قطعه‌ای<sup>۱</sup> افزون بر در نظر گرفتن یک فراداده<sup>۲</sup> برای هر مسیریاب در شبکه است [۳].

پاریخ و همکاران نیز با انگیزه افزایش اتصال شبکه به منظور مسیریابی هنگام رخداد اشکال، طرح دیگری را ارائه کرده‌اند. الگوریتم ارائه شده توسط آن‌ها مستقل از تعداد و جای خطاهای موجود در شبکه است. مدل خطایی که در این مقاله به کار گرفته شده است، مدل خطا با ریزدانی سیم‌های تک طرفه (و نه دوطرفه) میان مسیریاب‌های شبکه است. این ریزدانی کمک کرده است تا بازپیکربندی مسیریابی به تنوع بیشتر مسیرها، تعادل بار در شبکه و همچنین اتصال بیشینه گره‌ها در شبکه بینجامد. الگوریتم پیشنهادی، توسعه یافته الگوریتم بالا\* /پایین\* است که در آن از مدل خطای مذکور کمک گرفته شده است و عاری از بن‌بست و بدون نیاز به کانال‌های مجازی<sup>۱۱</sup> اضافی است. با بروز خرابی در شبکه در گذر زمان، این الگوریتم سیم‌ها را به صورت باصرفه<sup>۱۲</sup> غیرفعال می‌کند تا بیشترین اتصال میان گره‌های شبکه برقرار بماند [۶].

پاریخ و همکاران در مقاله دیگری که بهبود یافته مقاله قبلی است با مدل خطای ریزدانه مذکور، یک الگوریتم مسیریابی مطمئن دیگر میان مسیریاب‌هایی که هنوز به شبکه متصل اند، طراحی کرده‌اند [۱].

چایکس و همکاران در مقاله دیگری، یک الگوریتم مسیریابی نوین تحمل‌پذیر اشکال در حضور خرابی در گره و پیوند در شبکه‌های روی تراشه دو بعدی ارائه کردند که عاری از بن‌بست و مقیاس‌پذیر است و از جداول مسیریابی استفاده نمی‌کند. برای مسیریاب مورد استفاده در این مقاله یک ساختار ساده در نظر گرفته شده است به این صورت که یک پایشگر رابط شبکه، درخواست‌های هسته‌های پردازشی را به فلیت تبدیل کرده و پایش جریان میان هسته‌های پردازشی را مدیریت می‌کند. همچنین الگوریتم مسیریابی نوینی که مسیریابی صریح نام دارد،

9- segmented  
10- metadata  
11- Virtual channels  
12- frugal

پیشنهاد شده است. ویژگی اصلی این مقاله در کاهش تاخیر مسیریابی به کمک مسیرهای صریح است [۹].

#### ۴-۳- الگوریتم مسیریابی تحمل‌پذیر اشکال در سه بعد

رحمانی و همکاران در مقاله خود، برای شبکه‌های روی تراشه سه‌بعدی که از اتصال چند لایه دو‌بعدی به کمک گذرگاه‌هایی که به مسیریاب‌های هر لایه متصل هستند، الگوریتم تطابقی مسیریابی آگاه از تجمع (در گذرگاه) ارائه کرده‌اند که بهبود یافته الگوریتم XYZ ایستا است. در این مقاله، بافرهای خروجی مسیریاب‌ها در مسیر گذرگاه اتصال‌دهنده دو لایه، برای کاهش توان مصرفی و همچنین پیاده‌سازی الگوریتم پیشنهادی مقاله، حذف شده‌اند. زیرا این میانگیرها، مشکلات بن‌بست و تاخیر در ارتباطات میان‌لایه‌ای از طریق گذرگاه‌ها ایجاد می‌کنند و مانع تعادل بار در شبکه می‌شوند [۴].

#### ۴-۴- الگوریتم مسیریابی تحمل‌پذیر اشکال سالمندی

بهاردواج و همکاران در مقاله خود یک مدل سیستمی برای سالمندی ناشی از NBTI و مهاجرت الکترونی در شبکه‌های روی تراشه ارائه کرده‌اند. این مدل تأخیر فلیت‌ها در شرایط استرس مسیریاب و سیم را به‌صورت جداگانه برابر حاصل جمع تأخیر در شرایط بدون استرس و تغییرات تأخیر در شرایط استرس بیان می‌کند. همچنین یک الگوریتم مسیریابی فراموشکار، که اثر سالمندی را کاهش می‌دهد، ارائه شده است. مسئله مسیریابی در این‌جا به یک مسئله بهینه‌سازی با چندین تابع هزینه که هر کدام چندین متغیر را در بر می‌گیرند، نگاشته شده است. این توابع عبارتند از: تعداد سیم‌های اشغال شده در یک جریان، تعداد کل سیم‌های اشغال شده برای همه جریان‌ها، تأخیر کلی ناشی از همه مسیریاب‌ها، تأخیر کلی همه سیم‌ها، انرژی کل همه جریان‌ها، حاصل ضرب انرژی-تأخیر به ازای هر فلیت [۸].

وانگ و همکاران در مقاله دیگری، مسئله مسیریابی در شبکه‌های روی تراشه را با در نظر گرفتن قابلیت اطمینان شبکه حل کرده‌اند. در این مقاله، یک بودجه طول عمر

برای هر مسیریاب در نظر گرفته می‌شود و با استفاده از این بودجه، مسئله مسیریابی به مسئله بیشینه ساختن یک پارامتر تبدیل می‌شود. حل این مسئله با استفاده از برنامه‌سازی پویا انجام می‌پذیرد. راه حل این مسئله پیچیدگی اش خطی است و از مرتبه<sup>۱۲</sup> طولانی‌ترین مسیر در شبکه است. هزینه بهینه یک انتقال از مبدا  $s$  تا مقصد  $d$  با  $V^*(s, d)$  نمایش داده می‌شود که برابر با بیشینه  $V_j(s, d)$  است. طبق برنامه‌سازی پویا، برای همه جهت‌های  $j$ :

$$V_j(s, d) = V^*(N(j), d) + LB_s$$

$LB_s$  برابر است با بودجه طول عمر برای مسیریاب  $s$  که بر اساس نرخ خرابی مسیریاب محاسبه می‌شود [۱۰].

#### ۴-۵- ریزمعماری‌های مقاوم در برابر سالمندی برای مسیریاب در شبکه

آنکاجاس و همکاران در مقاله خود، اثر HCI، که به شدت وابسته به فعالیت سوئیچینگ مدار است، در یک مسیریاب شبکه روی تراشه بررسی کرده‌اند. از آن‌جا که مسیر بحرانی در مسیریاب، سوئیچ است، واحد کراس‌بار از همه واحدها بیشتر تحت تأثیر سالمندی ناشی از پدیده HCI است. بنابراین چهار طرح مختلف برای توزیع اثر سالمندی در ریزمعماری مسیریاب و کاهش اثر سالمندی در مسیریاب‌ها در این مقاله ارائه شده است. این چهار روش عبارت‌اند از: مهاجرت بیت‌ها، حالت سیکل توزیع‌شده، سوئیچینگ راه در کراس‌بار و ترکیبی از مهاجرت بیت‌ها و سوئیچینگ راه در کراس‌بار. در زیر مختصری از هر کدام از این چهار روش که هسته این مقاله است، آورده شده است:


**مهاجرت بیت‌ها:** در این روش، قسمت‌های مختلف داده‌ای که در حال ارسال از طریق کراس‌بار است، با هم جابه‌جا می‌شود. برای پیاده‌سازی این روش از یک مدار مهاجرت دهنده بیت‌ها استفاده شده است که کوچک‌ترین سرباری به مسیر بحرانی خط لوله شبکه روی تراشه وارد نمی‌کند.



کیم و همکاران بر اساس مدل‌های سالمندی ترانزیستوری برای NBTI و HCI، یک مدل نوین بر اساس مسیر بحرانی برای شناسایی فرسودگی ناشی از سالمندی ارائه داده‌اند. از روی این مدل، مسیرهایی که از همه بیشتر در معرض فرسودگی هستند، پیدا شده و در نهایت یک ریزمعماری برای مسیریاب که در برابر فرسودگی مقاوم است و طول عمر مدارات مسیریاب را نیز بالا می‌برد (با لحاظ کردن تأثیر ناچیز روی محدودیت‌های تأخیر، خط لوله، مساحت و توان مصرفی) معرفی شده است.

در این مقاله همچنین نشان داده شده است که طول عمر یک ترانزیستور در معرض HCI با عکس فعالیت سوئیچینگ آن ترانزیستور متناسب است.

بنابراین، با افزایش آن، نه تنها توان مصرفی افزایش می‌یابد بلکه سرعت سالمندی نیز افزایش خواهد یافت. همچنین طول عمر یک ترانزیستور در معرض NBTI، متناسب با دوره و وظیفه آن است که هر چه کمتر باشد، سرعت سالمندی نیز کمتر خواهد بود. در این مقاله، سپس نشان داده شده است که تمام مسیرهای بحرانی از اختصاص‌گر کانال مجازی و اختصاص‌گر سوئیچ عبور می‌کنند. همچنین، میزان اشغال بودن این واحدها متناسب است با نرخ ورود بسته به مسیریاب. از طرف دیگر، فعالیت این سیم وابسته است به فرکانس شدن سیگنال درخواست که به این واحدها فرستاده می‌شود. در نتیجه، فعالیت سیم به اشغال کردن مسیریاب توسط یک بار کاری وابسته است. بنابراین، به‌طور عادی انتظار می‌رود که زمان‌های استرس NBTI و HCI که به فعالیت سوئیچینگ و دوره وظیفه سیم‌ها بستگی دارند، به میزان اشغال بودن مسیریاب هم بستگی داشته باشند. برای ارزیابی میزان حساسیت مسیر بحرانی یک مسیریاب به فرسودگی ناشی از HCI و NBTI، در این مقاله، فعالیت سیم‌ها در نرخ‌های ورود مختلف در بارهای کاری ساختگی اندازه گرفته شده است. از این اندازه‌گیری‌ها،



شکل ۳: استفاده نامتعادل از دو مسیر یکسان در کراس‌بار [۷].

● **حالت سیکل توزیع شده:** در این روش، از یک لچ در ورودی کراس‌بار استفاده می‌شود تا در زمان‌های بیکاری کراس‌بار، ترانزیستورهای که در سیکل‌های قبلی سوئیچ نکرده‌اند، حالت خود را تغییر دهند و همه ترانزیستورها به‌طور مساوی در معرض HCI باشند.


● **سوئیچینگ راه در کراس‌بار:** این روش برخلاف دوروش اول که برای متعادل‌سازی فعالیت سوئیچینگ داخل قسمت‌های یک کانال می‌باشند، برای مقابله با تنزل<sup>۱۴</sup> مدار ناشی از حالتی است که یک راه<sup>۱۵</sup> در کراس‌بار (زوج ورودی-خروجی در کراس‌بار) از بقیه بیشتر مورد استفاده قرار می‌گیرد. در شکل (۳)، هر دو مسیر p0 و p1 در کراس‌بار به یک خروجی یکسان (خروجی شرقی) منتهی می‌شوند. هر کدام از آن‌ها که بیشتر مورد استفاده قرار بگیرد، ترانزیستورهای محتوی خود را بیشتر در معرض اثر HCI قرار می‌دهد. در این روش، سعی بر آن است تا میزان استفاده از هر کدام از راه‌های کراس‌بار، متعادل شود. برای پیاده‌سازی این ایده، کافی است در واحد اختصاص‌گر کانال<sup>۱۶</sup> و همچنین محاسبه کردن مسیر تغییرات کوچکی اعمال شود.

● **ترکیبی از مهاجرت بیت‌ها و حالت سیکل توزیع شده:** در این روش، توزیع سوئیچینگ در یک کانال و همچنین توزیع فعالیت‌ها میان کانال‌های مختلف، با هم به کار گرفته می‌شوند [۷].


14- Degradation  
15- Lane  
16- VC allocator

جدول ۱: مقایسه مقالات ارائه شده در حل مسئله سالمندی با استفاده از مسیریابی

مقاله ۴	مقاله ۹	مقاله ۶	مقاله ۳	روش
ندارد	دارد	دارد	ندارد	استفاده از ریزدائگی سطح سیم یک طرفه
هست	نیست	نیست	هست	استفاده از ریزدائگی سطح سیم یک طرفه
ندارد	دارد	دارد	دارد	استفاده از جدول مسیریابی
نسبتاً کم	بسیار کم	بسیار کم	بسیار کم	تأخیر مسیریابی
کم	نسبتاً کم	نسبتاً کم	بسیار کم	طول متوسط مسیر
ندارد	ندارد	ندارد	ندارد	ارائه مدل سالمندی



شکل ۵: مدار تصادفی ساز [۲].



شکل ۴: نمودار دوره وظیفه بر حسب نرخ ورود [۲].


تزیق داده تصادفی به عنوان سیگنال درخواست داخل اختصاص‌گرها می‌باشد در نظر گرفته شده است، که وقتی هیچ سیگنال درخواستی به اختصاص‌گرها وارد نمی‌شود، فعال خواهد شد. این مدار منطقی، سیگنال‌های درخواست و مسیریابی را با یک بردار تصادفی جایگزین می‌کند، به طوری که چولگی دوره وظیفه مسیره‌های بحرانی از ورودی به اختصاص‌گرها کمینه شود. همچنین، این مدار منطقی خللی در عملکرد عادی مسیر ورودی به اختصاص‌گرها ندارد [۲].

#### ۴-۶ تحلیل جامع از کارهای قبلی و انگیزش این مقاله

برای حل مشکلات سالمندی در شبکه روی تراشه روش‌های مسیریابی و مبتنی بر معماری ارائه شده است. این روش‌ها در ۲ جدول ۱ و ۲ از دیدگاه مختلف مقایسه شده‌اند. این روش‌ها، هیچ کدام مدل دقیق از ناحیه داغ ارائه نکرده‌اند تا بتوان با کاهش آن سالمندی را در شبکه‌های روی تراشه کاهش داد.

سه نتیجه مهم به دست آمده است: ۱- فعالیت سیم‌ها آن‌چنان به نرخ ورود بستگی ندارد و با افزایش نرخ ورود، افزایش چندانی ندارد. ۲- بیشتر دوره‌های وظیفه یا خیلی نزدیک ۰ بوده و یا خیلی نزدیک ۱ و این امر در نرخ‌های ورود متفاوت تفاوتی ندارد. ۳- با توجه به شکل (۴)، با افزایش نرخ ورود، تعداد دوره وظیفه‌های نزدیک به ۱ و یا ۰ کاهش یافته و تعداد دوره وظیفه‌های میانی افزایش می‌یابد، بنابراین چولگی دوره وظیفه در نرخ‌های ورود بالا کاهش می‌یابد که بر خلاف تصور معمول است. از آن جا که کاهش دوره وظیفه در مسیریاب‌ها برای کم کردن سرعت سالمندی ناشی از NBTI سودمند است.

در این مقاله، از ایده تغییر دادن هر از چندگاهی مقدار یک سیم برای کاهش دوره وظیفه با پذیرش افزایش ناچیز HCI استفاده شده است (روش پیشگیری). بدین منظور، یک مدار منطقی تصادفی ساز مطابق شکل (۵) برای متعادل ساختن دوره وظیفه مسیره‌ها که کار آن



شکل ۶: معکوسکننده CMOS [۲].

طبق قانون توان آلفا، افزایش تاخیر ترانزیستور ناشی از افزایش ولتاژ آستانه آن با رابطه (۱) بیان می‌شود:

$$d_g \propto \frac{V_{dd}}{\mu(V_{dd} - V_{th})^\alpha} \quad (1)$$

که در آن  $d_g$  تاخیر تغییر حالت ترانزیستور است.  $\mu \propto T$  و  $T$  بیانگر درجه حرارت است و  $\alpha = 1.3$ . طول عمر مفید یک تراشه را می‌توان زمان مورد نیاز تا خرابی یکی از مولفه‌های تراشه که در زمان اولیه ساخت آن درست عمل می‌کرده است، تعریف کرد. برای یک دروازه، وقتی  $\Delta V_{th}$  به مثلاً ۱۰٪ مقدار اولیه‌اش می‌رسد، ترانزیستور سالمند فرض می‌شود. شکل (۶) یک معکوس کننده CMOS را نشان می‌دهد که در آن سازوکارهای سالمندی مرتبط با هر ترانزیستور نیز مشخص شده است. پدیده HCl برای هر دو ترانزیستورهای pMOSFET و nMOSFET رخ می‌دهد، در حالی که پدیده NBTI مختص ترانزیستورهای pMOSFET است. شایان ذکر است که PBTI معادل NBTI برای ترانزیستورهای nMOSFET است ولی اثر آن بسیار ناچیز است و از آن چشم‌پوشی می‌شود [۲].

#### ۵-۲- مدل اشکال HCl

برای تخمین اثر HCl معمولاً از مدل  $I_{sub}$  استفاده می‌شود. مقاله‌های پیشین اثر HCl را در استرس DC بر تغییرات ولتاژ آستانه ترانزیستور با رابطه (۲) بیان می‌کند:

$$V_{th-HCl|DC} = A(I_{sub})^m t_{stress}^n \quad (2)$$

که در آن  $A$  وابسته به جنس ماده است،  $t_{stress}$  طول کل

جدول ۲: مقایسه مقالات ارائه شده در حل مسئله سالمندی با استفاده از معماری


مقاله ۸	مقاله ۷	روش
ندارد	دارد	متعادل سازی اثر HCl
دارد	ندارد	متعادل سازی اثر NBTI
ندارد	ندارد	ارائه مدل سالمندی

#### ۵- بررسی و ارائه روش پیشنهادی

شبکه‌های روی تراشه، با قرار دادن لایه‌های مختلف سیلیکون بر روی یکدیگر، طول سیم‌ها را کاهش داده و منجر به کاهش تأخیر می‌شوند. اما، قرار دادن لایه‌های مختلف بر روی یکدیگر باعث می‌شود مسیر هدایت گرما طولانی شود و چگالی توان در واحد سطح افزایش یابد. عدم دفع حرارت تولید شده در لایه‌های دور از گرماگیر، باعث افزایش مقاومت سیم‌ها و مسیرهای ارتباطی، و در نتیجه باعث افزایش تأخیر انتقال می‌شود. این مشکل نه تنها کارایی شبکه را کاهش می‌دهد، بلکه می‌تواند قابلیت اطمینان ارسال بسته‌ها را نیز تحت تأثیر قرار دهد. از این رو، حل مشکل حرارتی که یک چالش مهم در شبکه‌های روی تراشه سه‌بعدی است، مورد توجه طراحان قرار گرفته است. روش‌های موجود مطالعه دقیقی بر روی مدل ناحیه داغ ندارند. در این مقاله، مدل‌های سالمندی کارآمد برای یافتن الگوریتم‌های مسیریابی شامل اتصال در مسیریاب‌های شبکه روی تراشه بررسی شده است و سپس جهت بررسی میزان سالمندی هر یک از اجزای شبکه شبیه‌سازی‌های مبتنی بر شبیه‌ساز بوکسیم انجام شد.

#### ۵-۱- مدل‌های اشکال سالمندی

برای تخمین کارایی سیستم‌های متشکل از مدارهای مجتمع، نیاز شدید به یک مدل قابلیت اطمینان برای آن سیستم دیجیتال و ارزیابی آن هنگام طراحی سیستم داریم. پدیده‌های سالمندی HCl و NBTI، به خودی خود، موجب خرابی سیستم نمی‌شوند بلکه به مرور زمان و تحت استرس‌های کاری که به ترانزیستورها اعمال می‌کنند، پارامترهای آن‌ها را جا به جا می‌کنند [۲].



شکل ۷: زمان‌های ظهور HCI و NBTI [۲].

که در آن  $d_g$  تاخیر تغییر حالت،  $f$  فرکانس ساعت و  $\alpha_{SA}$  فعالیت سوئیچینگ ترانزیستور است.

از آنجا که HCI هنگام روشن و خاموش شدن ترانزیستورها رخ می‌دهد، بنابراین اثر HCI را می‌توان از روابط (۳) و (۴) و (۵)، به صورت رابطه (۶) به دست آورد:

$$d_{g-HCI|AC} = A(I_{sub})^m (d_g f \alpha_{SA} t)^{n'} \quad (6)$$

بنابراین طول عمر تحت استرس HCI به صورت رابطه (۷) به دست می‌آید:

$$TTF_{HCI(T, \alpha_{SA})|AC} = A_{HCI} \frac{1}{d_g f \alpha_{SA}} (I_{sub})^{-N'} e^{\frac{E_a HCI}{kT}} \quad (7)$$

طبق رابطه (۷)، طول عمر ترانزیستور تحت استرس HCI به صورت معکوس با فعالیت سوئیچینگ  $\alpha_{SA}$  رابطه دارد. بنابراین طبق شکل (۷)، فعالیت‌های سوئیچینگ پشت سر هم، نه تنها توان مصرفی پویا را افزایش می‌دهد، بلکه باعث افزایش سرعت HCI نیز خواهد شد [۲].

### ۵-۳-مدل اشکال NBTI

کیم و همکاران از مدل استرس AC برای پدیده NBTI در فرکانس‌های بالا در مدارات CMOS استفاده کرده‌اند. در این مدل برای اثر NBTI در بازه  $[0, t]$  یک حد بالا تخمین می‌زنند که در رابطه (۸) آمده است:

$$V_{th NBTI} = A \left( \frac{\beta}{1 - \beta} \right)^n t^n e^{\left( \frac{-nE_a NBTI}{kT} \right)} \quad (8)$$

که در آن  $E_a NBTI$  انرژی فعال‌سازی ظاهری است،  $T$  درجه حرارت و  $k$  ثابت بولتزمن است.  $N'$  پارامتر مربوط به فناوری ساخت و  $A$  یک ثابت برازش‌کننده است [۲].

طبق قانون توان آلفا، تاخیر درجه اول دروازه می‌تواند به عنوان تابعی خطی از ولتاژ آستانه تقریب زده شود. بنابراین تغییرات تاخیر دروازه می‌تواند به صورت رابطه (۹) بیان شود:

$$d_{g-NBTI} = \hat{A} \left( \frac{\beta}{1 - \beta} \right)^n t^n e^{\left( \frac{-nE_a NBTI}{kT} \right)} \quad (9)$$

طبق رابطه (۹)، طول عمر به صورت رابطه (۱۰) بیان می‌شود:

زمانی است که ترانزیستور تحت استرس بوده است و  $n'$ ،  $m$  پارامترهای مربوط به فناوری ساخت ترانزیستورند.

طبق قانون توان آلفا، تاخیر یک ترانزیستور در تغییرات کوچک  $V_{th}$  به صورت خطی وابسته به آن است. بنابراین اگر  $\hat{A}$  را یک ثابت برازش‌کننده فرض کنیم، رابطه (۳) را خواهیم داشت:

$$V_{th-HCI|DC} = \hat{A} (I_{sub})^m t_{stress}^{n'} \quad (3)$$


بنابراین عمر تراشه، به صورت رابطه (۴) به دست خواهد آمد:

$$TTF_{HCI|DC} = A_{HCI} (I_{sub})^{-N'} e^{\frac{E_a HCI}{kT}} \quad (4)$$

که در آن  $E_a HCI$  انرژی فعال‌سازی ظاهری است،  $I_{sub}$  جریان substrate تحت استرس و در شرایط  $V_D = V_G$  است.  $T$  درجه حرارت و  $k$  ثابت بولتزمن است.  $N'$  پارامتر مربوط به فناوری ساخت و  $A_{HCI}$  یک ثابت برازش‌کننده است [۲].

پدیده HCI، برخلاف پدیده NBTI فقط در هنگام تغییرات پویا به ترانزیستور استرس وارد می‌کند که در شکل (۷) قابل مشاهده است. ترانزیستور pMOSFET هنگام افزایش ولتاژ خروجی و شارژ خازن و ترانزیستور nMOSFET هنگام کاهش ولتاژ خروجی و دشارژ خازن دچار HCI می‌شوند. بنابراین هر کدام از ترانزیستورها فقط در نصف دوره تناوب سوئیچینگ خود دچار HCI می‌شوند. بنابراین مدت زمانی که یک ترانزیستور در یک تراشه در بازه  $[0, t]$  تحت استرس HCI است با رابطه (۵) بیان می‌شود:

$$t_{HCI Stress} = d_g f \alpha_{SA} t \quad (5)$$



شکل ۸: مسیریاب با تعداد گام‌های خط لوله کاهش یافته [۲].

$$TTF_{NBTI} = \left[ A_{NBTI} \left( \frac{\beta}{1-\beta} \right)^n e^{\left( \frac{-nE_a NBTI}{kT} \right)} \right]^{1/n} \quad (10)$$

بنابراین، طول عمر به دوره و وظیفه سیگنال ورودی دروازه بستگی خواهد داشت [۲].

### ۵-۴- تاخیر در مسیر بحرانی و نقش آن در سالمندی

در طراحی سنتی مدارات CMOS، فرکانس ساعت توسط تاخیر مسیر بحرانی تعیین می‌شود. این مسیر بحرانی شامل زنجیره‌ای از دروازه‌های به هم متصل که در میان آن‌ها نیز لچ وجود دارد. پدیده‌های سالمندی به مرور زمان تاخیر هر دروازه و تاخیر مسیر بحرانی در این زنجیره را افزایش می‌دهند. در طراحی امروزی مدارات CMOS، به دلیل افزایش تاخیر و دلایل دیگری همچون تغییر فرآیند<sup>۱۷</sup>، در طراحی یک سری حاشیه اطمینان<sup>۱۸</sup> برای زمان در نظر می‌گیرند تا در بازه زمانی مشخصی، رعایت محدوده‌های زمانی از پیش تعیین شده و به تبع عملکرد صحیح سیستم، تضمین شود. هنگامی که افزایش تاخیر مجموع دروازه‌ها از این حاشیه اطمینان افزایش پیدا می‌کند، درستی عملکرد سیستم نیز دیگر تضمین شده نیست. بنابراین، لحظه‌ای که در آن اولین نقض شدن محدوده‌های زمانی از پیش تعیین شده سیستم رخ می‌دهد، عمر مفید سیستم را معین خواهد کرد. از آن جا که هر دو پدیده سالمندی، روی مدت زمان سوئیچینگ ترانزیستور تاثیر می‌گذارند بنابراین، بیشینه تاثیر خود را در مسیر بحرانی که بیشتری تاخیر را در مدار دارد، خواهند گذاشت [۲].

کیم و همکاران، برای به دست آوردن مسیر بحرانی در مسیریاب‌های شبکه روی تراشه، مسیریابی را با معماری

17- process variation  
18- guard band

شکل (۱) در نظر گرفته‌اند، با این تفاوت که در آن هر دو مرحله اختصاص کانال مجازی و سوئیچ همزمان صورت می‌پذیرد. به بیان دیگر، به روش گمانه‌زنی، به فلیت‌ها اجازه داده می‌شود در حالی که دارند برای به دست آوردن کانال رقابت می‌کنند برای به دست آوردن سوئیچ نیز در رقابت باشند. شکل (۸) گام‌های خط لوله این مسیریاب را نشان می‌دهد که در آن به جای ۴ گام خط لوله، ۳ گام وجود دارد.

برای به دست آوردن مسیر بحرانی در مسیریاب پیشنهادی که در شکل (۸) مشاهده می‌شود، مدل RTL مسیریاب را توسط Synopsis Design Compiler و کتابخانه فناوری ۴۵ نانومتر با فرکانس ساعت ۱ گیگاهرتز سنتز کردند و همه مسیرهای بحرانی با لختی<sup>۱۹</sup> به اندازه ۱۰٪ فرکانس ساعت را استخراج نمودند. نتایج کار آن‌ها نشان داد که همه مسیرهای بحرانی مذکور متعلق به اختصاص‌گر سوئیچ و کانال مجازی در مسیریاب هستند [۲].

### ۵-۵- نقش کراس بار در مسیر بحرانی

کراس بار قلب شبکه‌های میان ارتباطی محسوب می‌شود و از آن جا که مسیر بحرانی در شبکه را تشکیل می‌دهد، بسامد کاری سیستم را تحمیل می‌کند. در کراس بار سه مشکل عمده قابلیت اطمینان وجود دارد:

- فعالیت سوئیچینگ دروازه‌ها به خاطر الگوهای خاص شود بیتی در ارسال داده‌ها، در تعداد محدودی از بیت‌های پهنای باند کانال متمرکز شده است. این عدم تقارن، تنزل نامتعادل ناشی از HCI را به همراه خواهد داشت.
- از آن جا که ترانزیستورهای معادل با پرارزش‌ترین بیت‌ها، مقدار قبلی خود را حفظ می‌کنند و سوئیچینگ ندارند، می‌توانند متحمل اثر NBTI شوند.
- با توجه به جدول ۳، کراس بار یک مدار گسترده<sup>۲۰</sup> با عمق منطقی کم<sup>۲۱</sup> است، بنابراین تغییرات تاخیر جزئی ناشی از HCI و NBTI، اثر چشمگیری روی تاخیر مسیر بحرانی مدار

19- slack  
20- wide  
21- shallow logic depth

جدول ۳: عمق منطقی عناصر شبکه روی تراشه [۷].

جریان	عمق منطقی	# از دروازه‌ها
سوییچ کراس بار	۴	۵۷۶۰
64-bit ALU	۴۶	۴۷۲۸
آدرس ژنراتور	۴۳	۴۹۱
صف منطقی	۳۳	۱۸۹


خواهد گذشت [۷].

## ۶- ارزیابی و شبیه‌سازی

در این مقاله، بر آن شدیم تا در گام اول در طراحی مدل سالمندی و به دنبال آن الگوریتم مسیریابی آگاه از سالمندی برای شبکه‌های روی تراشه، میزان مستعد بودن هر یک از مسیریاب‌های روی شبکه را نسبت به سالمندی ارزیابی کنیم. انگیزه اصلی پشت این کار این است که مسیریاب‌های میانی در شبکه‌های روی تراشه، با احتمال بیشتری سالمند می‌شوند. برای آزمون این فرض، از ابزار بوکسیم نسخه ۲ و پرونده پیکربندی شبکه توری دوبعدی  $6 \times 6$  و همچنین ترافیک‌های واقعی شبکه روی تراشه یعنی SPLASH-2 استفاده کردیم.

### ۶-۱- تغییرات اعمال شده در توابع ارسال و دریافت مسیریاب‌ها

همانطور که در بخش قبلی اشاره شد، برای ارزیابی تعداد فلیت‌های ارسالی و دریافتی در هر سیکل ساعت، نیاز به اصلاح توابع ارسال و دریافت در رده `iq_router` داریم. این رده داده‌ساختار، متناظر با مسیریاب در شبکه روی تراشه است که برای شبیه‌سازی پیوند، از داده ساختار صف استفاده می‌کند. بدین ترتیب، هر گاه صف متناظر با یک پیوند از یک مسیریاب خالی نباشد، یک فلیت از آن صف ارسال شده و هنگامی که فلیت در ورودی یک پیوند از یک مسیریاب وجود داشته باشد و همچنین صف متناظر با آن پیوند خالی باشد، فلیت مذکور توسط آن پیوند دریافت می‌شود.



شکل ۹: نرخ دریافت فلیت در مسیریاب‌های شبکه

### ۶-۲- نتایج

اگر برای سنجش سالمندی در شبکه، از ریزدانگی در سطح مسیریاب استفاده کنیم، باید نرخ پنج پیوند مرتبط با هر مسیریاب را با هم جمع کنیم. بدین ترتیب، برای سنجش نرخ دریافت از هر مسیریاب، مجموع نرخ‌های دریافت پیوندهای شمالی، شرقی، جنوبی و غربی و رانشی<sup>۲۲</sup> و همچنین برای سنجش نرخ ارسال، مجموع نرخ‌های ارسال چهار پیوند مذکور به همراه پیوند تزریقی<sup>۲۳</sup> را در نظر می‌گیریم. شکل‌های (۹) و (۱۰) به ترتیب نرخ‌های دریافت و ارسال در مسیریاب‌های شبکه در بازه زمانی ۱۰۰ تا ۵۰۰ را نشان می‌دهند. همچنین برای آسان‌تر کردن تحلیل خود، یک نرخ دریافت مجتمع شده در نظر می‌گیریم که بیانگر مجموع نرخ‌های دریافت در یک شکل هندسی مربع یا مستطیل است.

همان‌طور که در شکل (۹) مشخص است، بیشترین نرخ دریافت مجتمع‌شده، متعلق به دسته‌ای از مسیریاب‌های میانی یعنی مسیریاب‌های ۸، ۹، ۱۰، ۱۴، ۱۵، ۱۶، ۲۰، ۲۱،


22- Ejection  
23- Injection

0	1	2	3	4	5
6	7	8	9	10	11
12	13	14	15	16	17
18	19	20	21	22	23
24	25	26	27	28	29
30	31	32	33	34	35

شکل ۱۱: ناحیه داغ در دریافت فلیت

0	1	2	3	4	5
6	7	8	9	10	11
12	13	14	15	16	17
18	19	20	21	22	23
24	25	26	27	28	29
30	31	32	33	34	35

شکل ۱۲: ناحیه داغ در ارسال فلیت



شکل ۱۰: نرخ ارسال فلیت در مسیر یاب‌های شبکه

علاوه بر نتایج توزیع دما برای الگوریتم مسیریابی XY، الگوریتم مسیریابی کمربندی و الگوریتم مسیریابی West-YX و به ازای چهار الگوی ترافیکی Uniform، Transpose، Shuffle و همچنین به ازای الگوی ترافیک واقعی SPARSE مورد ارزیابی قرار گرفته است. نتایج بررسی ما نشان داد در مسیریابی XY بسته‌ها قادرند از مسیری که در کل خنک‌تر است و نقاط داغ کمتری دارد، مسیریابی شوند. به دلیل کاهش میزان ورود بسته‌ها به ناحیه داغ در الگوریتم XY، پیشینه دمای و نقاط داغ شبکه کاهش یافته است.

#### ۷- نتیجه‌گیری

در این مقاله، در آغاز به تفصیل کارهای پیشین در رابطه‌های مدل‌های اشکال به صورت کلی و مدل‌های سالمندی به صورت جزئی و همچنین الگوریتم‌های مسیریابی ارائه شده توسط آن‌ها را بررسی کردیم. سپس یک فرضیه کمک‌کننده به ارائه مدل سالمندی کارآمد ارائه نموده و آن را به اثبات رساندیم. نتایج شبیه‌سازی‌ها حاکی از آن بود که برای یک شبکه توری 6x6 در هر دو حالت

۲۲، ۳x۳ را تشکیل می‌دهند که چپ‌ترین گوشه آن در بالا و همچنین راست‌ترین گوشه آن در پایین، به ترتیب دارای مختصات (۱،۲) و (۳،۴) می‌باشند.

این مربع که تقریباً در وسط شبکه واقع شده است، به ناحیه داغ ۲۴ موسوم است. در این ناحیه، مسیر یاب‌هایی که با رنگ قرمز تیره‌تر نشان داده شده‌اند دارای نرخ دریافت بالاتری هستند.

در شکل (۱۰) نیز، نرخ‌های ارسال فلیت برای هر مسیر یاب نشان داده شده است. مشاهده می‌شود که در ارسال، داغ‌ترین ناحیه یک مستطیل 3x2 است که گوشه بالا سمت چپ و همچنین گوشه پایین سمت راست آن به ترتیب دارای مختصات (۱،۳) و (۳،۴) می‌باشند. بدین ترتیب، بیشترین نرخ ارسال مجتمع مربوط به مسیر یاب‌های ۹، ۱۰، ۱۵، ۱۶، ۲۱، ۲۲ می‌باشد که در شکل (۱۲) نشان داده شده‌اند.

6. R. Parikh, and V.Bertacco. "LinkMiser: Resource Conscious Routing and Reconfiguration in Faulty On-Chip Networks.", International Workshop on Logic and Synthesis (IWLS), Berkeley, June 2012.
7. D.M.Ancas, J.M. Nickerson, K. Chakraborty, S. Roy. "HCI-Tolerant NoC router microarchitecture." In Proceedings of the 50th Annual Design Automation Conference (DAC), No.40, May 2013, pp.1-10.
8. K.Bhardwaj, K.Chakraborty, and S.Roy. "An MILP-based aging-aware routing algorithm for NoCs." Proceedings of the Conference on Design, Automation and Test in Europe. EDA Consortium, March 2012, pp. 326-331.
9. F. Chaix, D. Avresky, N.-E. Zergainoh and M. Nicolaidis, "A fault-tolerant deadlock-free adaptive routing for on chip interconnects", Proc. Design Autom. Test Europe Conf. Exhibit. (DATE), Grenoble, France, March 2011, pp. 1-4.
10. L. Wang, X.Wang, T. Mak. "Dynamic programming-based lifetime aware adaptive routing algorithm for Network-on-Chip." In 2014 22nd International Conference on Very Large-Scale Integration (VLSI-SoC), Mexico, Vol.464, October 2014, pp.1-6.

۱۱. نعیمه باقری راد و جواد بهنامیان. «انتخاب تأمین کننده با استفاده از رویکرد ترکیبی ANP-DEMATEL-VIKOR فازی»، نشریه مدل سازی در مهندسی، دوره ۱۸، شماره ۶۰، بهار ۱۳۹۹.
۱۲. محمد علی بهشتی نیا و جلیل وزیر ی. «مدل سازی فرآیند افزایش کیفیت خدمات با استفاده از روش های QFD، AHP و مسئله کوله پشتی با رویکرد فازی (مطالعه موردی: خدمات پلیس)»، نشریه مدل سازی در مهندسی، دوره ۱۵، شماره ۵۱، زمستان ۱۳۹۶، صفحه ۶۷-۸۴.
۱۳. شمس الدین ناظمی، مصطفی کاظمی و امیرحسین اخروی. «ارائه مدل تلفیق شکاف عملکردی با AHP گروهی فازی برای تعیین اولویت های بهبود»، نشریه مدل سازی در مهندسی، دوره ۹، شماره ۲۷، زمستان ۱۳۹۰، صفحه ۱-۱۲.

ارسال و دریافت فلیت، ناحیه داغ در مربع درونی  $4 \times 4$  شبکه واقع می شود. این ناحیه، در برگیرنده مسیریابها و پیوندها با بیشترین نرخ ارسال و دریافت و به عبارتی مستعدترین نسبت به خطای سالمندی است.

## مراجع

1. R. Parikh and V.Bertacco. "uDIREC: unified diagnosis and reconfiguration for frugal bypass of NoC faults." Proceedings of the 46th Annual IEEE/ACM International Symposium on Microarchitecture. Los Alamitos, USA, Vol.1, December 2013, pp.148-159.
2. H.Kim, A.Vitkovskiy, P.V.Gratz, and V.Soteriou. «Use it or lose it: wear-out and lifetime in future chip multiprocessors.» In Proceedings of the 46th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO-46). Association for Computing Machinery, New York, USA, December 2013, pp.136-147.
3. D.Lee, R.Parikh, and V.Bertacco. "Brisk and limited-impact NoC routing reconfiguration." Design, Automation and Test in Europe Conference and Exhibition (DATE), No.306, March 2014, pp.1-6.
4. A.M. Rahmani, K.Latif, K.R.Vaddina, P.Liljeberg, J. Plosila, H.Tenhunen "Congestion aware, fault tolerant, and thermally efficient inter-layer communication scheme for hybrid NoC-bus 3D architectures." Proceedings of the Fifth ACM/IEEE International Symposium on Networks-on-Chip, New York, USA, May 2011, pp.65-72.
5. Dally, William James, and Brian Patrick Towles. Principles and practices of interconnection networks. Elsevier, 2004.

## جدیدترین کتاب

# از انتشارات انجمن انفورماتیک ایران

منتشر شد!

# کار عمیق

برای تهیه کتاب با دفتر انجمن انفورماتیک ایران  
تماس بگیرید ۶۶۴۱۲۸۶۱



**کار عمیق**

نوشته کل نیوپورت

ترجمه ابراهیم تقیپورزاده مشایخ

چاپ پنجم